TELECOM ParisTech ETR'09

Programme

• Lundi 31 août - Session : Développement d’applications temps réel
• Mardi 1^er septembre matin - Session : Développement d’applications temps réel (suite)
• Mardi 1^er septembre après-midi - Session : Enjeux industriels
• Mercredi 2 septembre - Session : Méthodes formelles
• Jeudi 3 septembre - Session : Ordonnancement et supports d’exécution
• Vendredi 4 septembre - Session : Réseaux temps réel et qualité de service

Session : Développement d’applications temps réel

Susanne Graf (Verimag), Fabrice Kordon (Université Paris 6 / LIP6)

• 14h00-14h15 : Ouverture des journées - Yves Poilane (directeur de Télécom ParisTech), Laurent Pautet (Télécom ParisTech / LTCI)
• 14h15-15h45 :  Développement de systèmes à l'aide d'AADL - OCARINA/CHEDDAR (1,8 Mo) - Jérôme Hugues (Télécom ParisTech / LTCI) et Franck Singhoff (LISYC)

- 15h45-16h15 : Pause
• 16h15-17h45 :  Composants pour le logiciel embarqué critique - Grégory Haïk (Thales)

 haut

Session : Développement d’applications temps réel (suite)

• 9h00-10h00 :  Problématiques de l’Ingénierie système (1,3 Mo) - Jean-Pierre Velu (SAGEM)
• 10h00-11h00 : Modélisation synchrone de systèmes complexes - Nicolas Halbwachs (Verimag)

- 11h00-11h30 : Pause
• 11h30-12h50 : Exposés doctorants - Développement d’applications temps réel

- 13h00-14h30 : Déjeuner

 haut

Session : Enjeux industriels

Jean-Pierre Elloy (IRCCyN), Laurent Pautet (Télécom ParisTech / LTCI)

• 14h30-15h30 :  TOPCASED, problématique outils sur la durée (1,7 Mo) - Pierre Gaufillet (Airbus)
• 15h30-16h30 :  Enjeux de la sûreté de fonctionnement (2 Mo) - Jean-Paul Blanquart (Astrium)

- 16h30-17h00 : Pause
• 17h00-18h00 :  Processus de conception des systèmes spatiaux (2,8 Mo) - Maxime Perrotin (ESA)

 haut

Session : Méthodes formelles

Béatrice Bérard (Université Paris 6 / LIP6), Serge Haddad (ENS Cachan / LSV)

• 9h00-10h30 :  Vérification temporisée paramétrée (1,3 Mo) - Laurent Fribourg (ENS Cachan / LSV)

- 10h30-11h00 : Pause
• 11h00-12h00 :  Logiques temporelles et jeux concurrents temporisés - François Laroussinie (LIAFA)

- 12h00-13h30 : Déjeuner

• 13h30-15h00 :  Génération de tests pour les systèmes réactifs et temporisés (2,9 Mo) - Thierry Jéron (IRISA)

- 15h00-15h30 : Pause
• 15h30-16h30 :  Modélisation UML et vérification pour systèmes temps réel- Iulian Ober (IRIT)
• 16h30-17h50 : Exposés doctorants - Vérification formelle

- 20h30 : Banquet

 haut

Session : Ordonnancement et supports d’exécution

Jérôme Hugues (Télécom ParisTech / LTCI), Nicolas Navet (LORIA)

• 9h00-10h30 :  Problématiques et état de l’art - Nicolas Navet (LORIA)

- 10h30-11h00 : Pause
• 11h00-12h30 : Exposés doctorants - Ordonnancement et sécurité

- 12h30-14h00 : Déjeuner

• 14h00-15h00 :  Exécutif temps réel, Ravenscar (attention 3,5 Mo) - José Ruiz (Adacore)

- 15h00-15h30 : Pause
• 15h30-17h00 :  La sémantique d'exécution définie par AUTOSAR (attention 3,5 Mo) - Pascal Gula (Geensys)
• 17h00-18h00 :  Hierarchical scheduling of complex embedded real-time systems (attention 4,1 Mo) - Thomas Nolte (MRTC)

 haut

Session : Réseaux temps réel et qualité de service

Zoubir Mammeri (IRIT), Philippe Owezarski (LAAS)

• 8h45-9h45 :  Communications temps réel dans les WSN : protocoles MAC et routage (2 Mo) - Isabelle Augé-Blum (CITI)
• 9h45-10h45 :  Communications dans les réseaux de véhicules (attention 4,7 Mo) - Bertrand Ducourthial (Heudiasyc)

- 10h45-11h15 : Pause
• 11h15-12h00 :  Politiques fair queuing pour les systèmes contrôlés en réseaux (attention 5,7 Mo) - Jean-Philippe Georges (CRAN)
• 12h00-12h45 : Ordonnancement d’activités dans les réseaux de capteurs sans fil - Eric Fleury (LIP)
• 12h45-13h00 : Clôture des journées - Laurent Pautet (Télécom ParisTech / LTCI)

 haut