Télécom ParisTech

Renaud Pacalet

Directeur d'études

Responsable du groupe Systems-on-a-Chip (LabSoC) 

Renaud Pacalet

Formation

  • Ingénieur Télécom ParisTech (1988).

Enseignement

  • Sécurité matérielle.
  • Modélisation, conception et validation des systèmes sur puce.
  • Vérification formelle.

Thématiques de recherche

  • Architectures matérielles et logicielles de traitement numérique du signal pour la radio dite «logicielle».
  • Sécurité matérielle (attaques par les canaux auxiliaires, attaques en faute, sondage sur cartes électroniques).
  • Méthodes et outils avancés pour la conception de systèmes complexes.

Expérience industrielle et Recherche

  • Plus de 20 ans d’expérience dans la conduite et la participation à des projets collaboratifs nationaux, européens ou bilatéraux avec des partenaires industriels dans les domaines du multimédia, des transports intelligents, de la sécurité et des communications numériques mobiles.

Animation scientifique et responsabilités collectives

  • Animateur du groupe Systems-on-a-Chip (LabSoC) de Sophia-Antipolis.
  • Membre fondateur du Centre Intégré de Microélectronique de la région Provence-Alpes-Côte d’Azur (CIM PACA).
  • Membre de l’association Sophia-Antipolis Microelectronics (SAME).
  • Expert auprès de l’ANR, d’OSEO-ANVAR et de l’incubateur Télécom ParisTech Eurecom Entrepreneurs.

Principaux Résultats scientifiques

  • D. Knorreck, L. Apvrille and R. Pacalet : Formal System-level Design Space Exploration, in Concurrency and Computation: Practice and Experience, Jan. 2012.
  • E. Amador, R. Knopp, Renaud Pacalet and V. Rezard : Dynamic Power Management for the Iterative Decoding of Turbo Codes, in IEEE Transactions on Very Large Scale Integration Systems, Oct. 2011.
  • S. Guilley, L. Sauvage, F. Florent, V.-N. Vong, P. Hoogvorst and R. Pacalet, Evaluation of Power Constant Dual-Rail Logics Countermeasures against DPA with Design Time Security Metrics, in IEEE Transactions on Computers, Sept. 2010.

Education

Telecom ParisTech engineer (1988).

Teaching

  • Hardware security.
  • Systems-on-a-Chip modelling, design and validation.
  • Formal verification.

Major Research Interest or Current Research Topics

  • Hardware and software architectures for the digital signal processing in software-defined radio
  • Hardware security (side channel and fault attacks, on-board bus probing).
  • Advanced methods and tools for complex systems design.

Industrial Experience

Over 20 years of experience in leading and participating collaborative national, european
and bilateral research projects with industry in the areas of multimedia, intelligent
transportation systems, security and wireless mobile communications.

Visibility, Membership, Committee

  • Head of the Systems-on-a-Chip (LabSoC) team in Sophia-Antipolis.
  • Member and co-founder of the CIM PACA regional research cluster in
    microelectronics.
  • Member of the Sophia-Antipolis Microelectronics association (SAME).
  • Expert for the French ANR, OSEO-ANVAR and the Télécom ParisTech Eurecom Entrepreneurs
    incubator.

Main Scientific Results

  • D. Knorreck, L. Apvrille and R. Pacalet : Formal System-level Design Space Exploration,
    in Concurrency and Computation: Practice and Experience, Jan. 2012.
  • E. Amador, R. Knopp, Renaud Pacalet and V. Rezard : Dynamic Power Management
    for the Iterative Decoding of Turbo Codes, in IEEE Transactions on Very Large Scale Integration Systems, Oct. 2011.
  • S. Guilley, L. Sauvage, F. Florent, V.-N. Vong, P. Hoogvorst and R. Pacalet, Evaluation
    of Power Constant Dual-Rail Logics Countermeasures against DPA with Design Time
    Security Metrics, in IEEE Transactions on Computers, Sept. 2010.